数字电路设计
Verilog数字电路设计零基础进阶之路
为了帮助零基础者快速掌握Verilog数字电路设计，本公众号今后的内容发布将以下图所示路线内容划分版块和分阶段更新与充实内容。大家可以根据自己的情况到相应的版块获取内容（在菜单“数字设计”下）。
第一部分：数字电路基础知识与verilog描述基础常识部分内容如下。对应公众号里面的目录：“数字基础”页面里的“数字基础”。 由于现在数字IC电路的底层大都是由基本CMOS结构组成，所以有必要了解一下CMOS如何构成基本逻辑门等电路。同时抛出数字电路的时序常识。 有了门级电路后，接下来就是门级电路的讲解和相应的逻辑的化简，主要是卡诺图化简。 这里更需明白，我们用Verilog描述的电路最后都会由EDA工具综合成实际的门级电路。
第二部分：基本逻辑单元的Verilog描述（同步讲解一些EDA工具的使用，包括仿真工具，FPGA设计EDA工具，DC综合等）。对应公众号里面的目录：“数字基础”页面里的“基础模块”。
第三部分：数字电路常见设计技巧。对应公众号里面的目录：“常见技巧”。
第四部分：根据波形图设计电路（以实际接口电路为例）。对应公众号里面的目录：“识图设计”。
第五部分：基本算术电路设计。对应公众号里面的目录：“算法电路”页面里的“算术基础”。
基本算术电路设计我们需要从基本的码制入手，在从软件里面常用的浮点数运算我们如何去转成定点数运算等等。
第六部分：常见的算法电路设计。对应公众号里面的目录：“算法电路”页面里的”算法电路“。
第七部分：跨时钟域电路设计常识。对应公众号里面的目录：“跨时钟域”。
大部分的数字电路都是单时钟源的同步电路，当面对异步电路或者跨时钟域电路设计的时候，我们应该注意什么问题，这是必备的知识。
上面的内容只是一个示例大纲，每个部分我们在过程当中将会进行适当的修改或者改进。同时也希望大家共同来充实内容和学习交流，如果有意向欢迎大家加我微信：microfishyu
